d7/d6e/clock_8h_source.html

 extern uint32 clktime;
 extern uint32 count1000;
 extern qid16 sleepq;
 extern int32 slnonempty;
 extern int32 *sltop;
 extern uint32 preempt;

 struct am335x_timer1ms
 {
     uint32 tidr;
     uint32 res1[3];
     uint32 tiocp_cfg;
     uint32 tistat;
     uint32 tisr;
     uint32 tier;
     uint32 twer;
     uint32 tclr;
     uint32 tcrr;
     uint32 tldr;
     uint32 ttgr;
     uint32 twps;
     uint32 tmar;
     uint32 tcar1;
     uint32 tsicr;
     uint32 tcar2;
     uint32 tpir;
     uint32 tnir;
     uint32 tcvr;
     uint32 tocr;
     uint32 towr;
 };

 #define AM335X_TIMER1MS_ADDR 0x44E31000
 #define AM335X_TIMER1MS_IRQ 67
 #define AM335X_TIMER1MS_TIOCP_CFG_SOFTRESET 0x00000002
 #define AM335X_TIMER1MS_TISTAT_RESETDONE 0x00000001
 #define AM335X_TIMER1MS_TISR_MAT_IT_FLAG 0x00000001
 #define AM335X_TIMER1MS_TISR_OVF_IT_FLAG 0x00000002
 #define AM335X_TIMER1MS_TISR_TCAR_IT_FLAG 0x00000004
 #define AM335X_TIMER1MS_TIER_MAT_IT_ENA 0x00000001
 #define AM335X_TIMER1MS_TIER_OVF_IT_ENA 0x00000002
 #define AM335X_TIMER1MS_TIER_TCAR_IT_ENA 0x00000004
 #define AM335X_TIMER1MS_TCLR_ST 0x00000001
 #define AM335X_TIMER1MS_TCLR_AR 0x00000002
 #define AM335X_TIMER1MS_CLKCTRL_ADDR 0x44E004C4
 #define AM335X_TIMER1MS_CLKCTRL_EN 0x00000002
am335x_timer1ms::tcar1
uint32 tcar1
キャプチャレジスタその1
Definition: clock.h:52

am335x_timer1ms::tcvr
uint32 tcvr
1[ms]制御レジスタ
Definition: clock.h:62

am335x_timer1ms::tisr
uint32 tisr
割り込みステータスレジスタ
Definition: clock.h:34

am335x_timer1ms::tcrr
uint32 tcrr
内部カウント値
Definition: clock.h:42

am335x_timer1ms::twer
uint32 twer
Wakeup許可レジスタ
Definition: clock.h:38

sleepq
qid16 sleepq
スリープ中のプロセスキュー
Definition: clkinit.c:7

am335x_timer1ms::tier
uint32 tier
割り込み許可レジスタ
Definition: clock.h:36

slnonempty
int32 slnonempty
スリープキューが空ではない場合、ゼロ以外

am335x_timer1ms::tsicr
uint32 tsicr
同期インターフェース制御
Definition: clock.h:54

count1000
uint32 count1000
最後のクロックチックからのミリ秒
Definition: clkinit.c:6

am335x_timer1ms::tistat
uint32 tistat
ステータスレジスタ
Definition: clock.h:32

am335x_timer1ms::ttgr
uint32 ttgr
トリガレジスタ
Definition: clock.h:46

am335x_timer1ms::twps
uint32 twps
書き込みポスティングレジスタ
Definition: clock.h:48

am335x_timer1ms::tnir
uint32 tnir
ネガティブインクリメントレジスタ
Definition: clock.h:60

am335x_timer1ms::towr
uint32 towr
オーバーフローのNo.
Definition: clock.h:66

am335x_timer1ms::tocr
uint32 tocr
オーバーフローマスクレジスタ
Definition: clock.h:64

int32
int int32
符号あり32ビット整数（int）
Definition: kernel.h:11

am335x_timer1ms::tmar
uint32 tmar
マッチレジスタ
Definition: clock.h:50

qid16
int16 qid16
キューID
Definition: kernel.h:24

am335x_timer1ms::tpir
uint32 tpir
ポジティブインクリメントレジスタ
Definition: clock.h:58

am335x_timer1ms::tidr
uint32 tidr
識別レジスタ
Definition: clock.h:26

preempt
uint32 preempt
プリエンプションカウンタ
Definition: clkinit.c:9

clktime
uint32 clktime
起動してからの現在の時間[s]
Definition: clkinit.c:5

uint32
unsigned int uint32
符号なし32ビット整数（unsigned int）
Definition: kernel.h:15

am335x_timer1ms::tldr
uint32 tldr
タイマー読み込み値
Definition: clock.h:44

sltop
int32 * sltop
スリープキューの最初のアイテムのキーへのポインタ

am335x_timer1ms::tcar2
uint32 tcar2
キャプチャレジスタその2
Definition: clock.h:56

am335x_timer1ms::tclr
uint32 tclr
オプション機能
Definition: clock.h:40

am335x_timer1ms
AM335X SOCのタイマー（1[ms]）
Definition: clock.h:23

am335x_timer1ms::res1
uint32 res1[3]
予約領域その1
Definition: clock.h:28

am335x_timer1ms::tiocp_cfg
uint32 tiocp_cfg
OCPインターフェースレジスタ
Definition: clock.h:30